Flip Flop SR sau Flip Flop Set-Reset are o mulțime de avantaje. Dar, are următoarele probleme de comutare:

• Când intrările Set „S” și Reset „R” sunt setate la 0, această condiție este întotdeauna evitată.
• Când intrarea Setare sau Resetare își schimbă starea în timp ce intrarea de activare este 1, are loc acțiunea de blocare incorectă.

Flip Flop JK înlătură aceste două dezavantaje ale SR Flip Flop .

The Flip flop JK este unul dintre cele mai folosite flip-flops în circuitele digitale. Flip-flop-ul JK este un flip-flop universal având două intrări „J” și „K”. În flip-flop SR, „S” și „R” sunt literele prescurtate pentru Set și Reset, dar J și K nu sunt. J și K sunt ele însele litere autonome care sunt alese pentru a distinge designul flip-flop de alte tipuri.

Flip-flop-ul JK funcționează în același mod ca și flip-flop-ul SR. Flip-flop-ul JK are flip-flop „J” și „K” în loc de „S” și „R”. Singura diferență dintre flip flop JK și flip flop SR este că, atunci când ambele intrări ale flip flop SR sunt setate la 1, circuitul produce stări invalide ca ieșiri, dar în cazul flip flop JK, nu există stări invalide chiar dacă ambele Șlapii „J” și „K” sunt setate la 1.

Flip-flop JK este un flip-flop SR cu poartă, care are adăugarea unui circuit de intrare de ceas. Condiția de ieșire invalidă sau ilegală apare atunci când ambele intrări sunt setate la 1 și sunt prevenite prin adăugarea unui circuit de intrare de ceas. Deci, flip-flop-ul JK are patru combinații de intrare posibile, adică 1, 0, „fără modificare” și „comutați”. Simbolul flip-flopului JK este același cu Încuietoare bistabilă SR cu excepția adăugării unei intrări de ceas.

Diagramă bloc:

Schema circuitului:

În flip-flop SR, ambele intrări „S” și „R” sunt înlocuite cu două intrări J și K. Înseamnă că intrarea J și K este egală cu S și, respectiv, R.

Cele două porți AND cu 2 intrări sunt înlocuite cu două porți NAND cu 3 intrări. A treia intrare a fiecărei porți este conectată la ieșirile de la Q și Q'. Cuplarea încrucișată a flip-flop-ului SR permite ca condiția anterioară invalidă de (S = „1”, R = „1”) să fie utilizată pentru a produce „acțiunea de comutare”, deoarece cele două intrări sunt acum interblocate.

Dacă circuitul este „setat”, intrarea J este întreruptă din poziția „0” a lui Q prin poarta NAND inferioară. Dacă circuitul este „RESET”, intrarea K este întreruptă de la 0 poziții ale lui Q prin poarta superioară NAND. Deoarece Q și Q' sunt întotdeauna diferite, le putem folosi pentru a controla intrarea. Când ambele intrări „J” și „K” sunt setate la 1, JK comută flip-flop conform tabelului de adevăr dat.

Tabelul de adevăr:

Când ambele intrări ale flip-flop-ului JK sunt setate la 1 și intrarea ceasului este, de asemenea, impulsul „Înalt”, apoi de la starea SET la o stare RESET, circuitul va fi comutat. Flip-flop-ul JK funcționează ca un flip-flop cu comutare de tip T atunci când ambele intrări sunt setate la 1.

Flip-flop-ul JK este un flip-flop SR cu ceas îmbunătățit. Dar încă suferă de 'rasă' problemă. Această problemă apare atunci când starea ieșirii Q este schimbată înainte ca pulsul de temporizare al intrării ceasului să aibă timp să dispară 'Oprit' . Trebuie să păstrăm un timp scurt plus perioada (T) pentru a evita această perioadă.