În T flip flop, „T” definește termenul „Toggle”. În Flip Flop SR , oferim doar o singură intrare numită „Toggle” sau „Trigger” pentru a evita apariția unei stări intermediare. Acum, acest flip-flop funcționează ca un comutator de comutare. Următoarea stare de ieșire este modificată cu complementul stării prezente de ieșire. Acest proces este cunoscut sub numele de „Toggling”.

Putem construi „T Flip Flop” făcând modificări în „JK Flip Flop”. „T Flip Flop” are o singură intrare, care este construită prin conectarea intrării lui Flip flop JK . Această intrare unică se numește T. Cu cuvinte simple, putem construi „T Flip Flop” prin conversia unui „JK Flip Flop”. Uneori, „T Flip Flop” este denumit „JK Flip Flop” cu o singură intrare.

Diagrama bloc a „T-Flip Flop” este dată unde T definește „Intrarea comutatoare”, iar CLK definește intrarea semnalului de ceas.

Circuit Flip Flop T

Există următoarele două metode care sunt folosite pentru a forma „T Flip Flop”:

• Prin conectarea feedback-ului de ieșire la intrare în „SR Flips Flop”.
• Trecem rezultatul pe care îl obținem după efectuarea operației XOR a lui T și Q_PREVieșire ca intrare D în D Flip Flop.

Constructie

„T Flip Flop” este proiectat prin trecerea ieșirii porții AND ca intrare către poarta NOR a „SR Flip Flop”. Intrările porților „ȘI”, starea actuală de ieșire Q și complementul său Q sunt trimise înapoi la fiecare poartă AND. Intrarea de comutare este transmisă la porțile AND ca intrare. Aceste porți sunt conectate la semnalul Clock (CLK). În „T Flip Flop”, un tren de impulsuri de declanșatoare înguste sunt transmise ca intrare de comutare, care schimbă starea de ieșire a basculului. Schema circuitului „T Flip Flop” folosind „SR Flip Flop” este prezentată mai jos:

„T Flip Flop” este format folosind „D Flip Flop”. În D flip - flop, ieșirea după efectuarea operației XOR a intrării T cu ieșirea 'Q_PREV' este transmis ca intrare D. Circuitul logic al „T-Flip Flop” folosind „D Flip Flop” este prezentat mai jos:

Cea mai simplă construcție a unui Flip Flop D este cu JK Flip Flop. Ambele intrări ale „JK Flip Flop” sunt conectate ca o singură intrare T. Mai jos este circuitul logic al „Flip Flop T” care este format din „JK Flip Flop”:

Tabelul de Adevăr al lui T Flip Flop

Poarta NAND superioară este activată, iar poarta NAND inferioară este dezactivată când ieșirea Q To este setată la 0. faceți flip-flop în „stare setată (Q=1)”, declanșatorul trece de intrarea S în flip-flop.

Poarta NAND superioară este dezactivată, iar poarta NAND inferioară este activată atunci când ieșirea Q este setată la 1. Declanșatorul trece de intrarea R în flip-flop pentru a face flip-flop-ul în starea de resetare (Q=0).

Operațiunile T-Flip Flop

Următoarea stare a flip-flop-ului T este similară cu starea curentă când intrarea T este setată la fals sau 0.

• Dacă intrarea comutatoare este setată la 0 și starea actuală este, de asemenea, 0, următoarea stare va fi 0.
• Dacă intrarea comutatoare este setată la 0 și starea actuală este 1, următoarea stare va fi 1.

Următoarea stare a flip-flop este opusă stării curente când intrarea de comutare este setată la 1.

• Dacă intrarea comutatoare este setată la 1 și starea actuală este 0, următoarea stare va fi 1.
• Dacă intrarea comutatoare este setată la 1 și starea actuală este 1, următoarea stare va fi 0.

„T Flip Flop” este comutat atunci când intrările de setare și resetare sunt modificate alternativ de declanșatorul de intrare. „T Flip Flop” necesită două declanșatoare pentru a finaliza un ciclu complet al formei de undă de ieșire. Frecvența de ieșire produsă de „T Flip Flop” este jumătate din frecvența de intrare. „T Flip Flop” funcționează ca „Circuit divizor de frecvență”.

În „T Flip Flop”, starea la un impuls de declanșare aplicat este definită numai atunci când este definită starea anterioară. Este principalul dezavantaj al „T Flip Flop”.

„Flip Flop T” poate fi proiectat din „JK Flip Flop”, „SR Flip Flop” și „D Flip Flop”, deoarece „T Flip Flop” nu este disponibil ca circuite integrate. Diagrama bloc a „T Flip Flop” folosind „JK Flip Flop” este prezentată mai jos: