În SR NAND Poarta Bistabila circuit, condiția de intrare nedefinită a SET = '0' și RESET = '0' este interzisă. Este dezavantajul clapei SR. Această stare:
- Ignorați acțiunea de blocare a feedback-ului.
- Forțați ambele ieșiri să fie 1.
- Pierdeți controlul de către intrare, care merge mai întâi la 1, iar cealaltă intrare rămâne „0” prin care starea rezultată a zăvorului este controlată.
Avem nevoie de un invertor pentru a preveni acest lucru. Conectăm invertorul între intrările Set și Reset pentru a produce un alt tip de circuit flip flop numit D flip flop , Delay flip flop, bistabil de tip D, flip flop de tip D.
lista de fonturi gimp
Flip-flop-ul D este cel mai important flip-flop din alte tipuri de ceas. Acesta asigură că, în același timp, ambele intrări, adică S și R, nu sunt niciodată egale cu 1. Flip-flop-ul Delay este proiectat utilizând un dispozitiv cu portă. SR flip-flop cu un invertor conectat între intrări permițând o singură intrare D(Data).
Această intrare de date unică, care este etichetată ca „D”, este utilizată în locul intrării „Setare” și pentru intrarea complementară „Resetare”, este utilizat invertorul. Astfel, flip-ul de tip D sau D, sensibil la nivel, este construit dintr-un flip-flop SR sensibil la nivel.
Deci, aici S=D și R= ~D (complementul lui D)
Diagramă bloc
Schema circuitului
Știm că flip-flop-ul SR necesită două intrări, adică una pentru „SETARE” ieșirea și alta pentru „RESETARE” ieșirea. Folosind un invertor, putem seta și reseta ieșirile cu o singură intrare, deoarece acum cele două semnale de intrare se completează reciproc. În flip-flop SR, când ambele intrări sunt 0, acea stare nu mai este posibilă. Este o ambiguitate care este eliminată de complementul în D-flip flop.
În D flip flop, intrarea unică „D” este denumită intrare „Date”. Când intrarea datelor este setată la 1, basculul va fi setat, iar când este setat la 0, basculul se va schimba și devine resetat. Cu toate acestea, acest lucru ar fi inutil, deoarece ieșirea flip-flop-ului s-ar schimba întotdeauna la fiecare impuls aplicat acestei intrări de date.
Intrarea „CLOCK” sau „ENABLE” este folosită pentru a evita acest lucru pentru izolarea datelor de intrare de circuitele de blocare ale flip-flops. Când intrarea ceasului este setată la adevărat, condiția de intrare D este copiată doar la ieșirea Q. Aceasta formează baza unui alt dispozitiv secvenţial denumit D Flip Flop .
Când intrarea ceasului este setată la 1, intrările „setare” și „resetare” ale flip-flop-ului sunt ambele setate la 1. Deci nu va schimba starea și nu va stoca datele prezente pe ieșirea sa înainte ca tranziția ceasului să aibă loc. Cu cuvinte simple, ieșirea este „blocata” fie la 0, fie la 1.
Tabelul de Adevăr pentru Flip Flop de tip D
Simbolurile ↓ și ↑ indică direcția pulsului ceasului. Flip-flop de tip D a presupus aceste simboluri ca declanșatoare de margine.
cum se utilizează mysql workbench